[비즈한국] 中國儲存晶片企業長鑫儲存（CXMT）近日宣佈計劃在年內推出採用下一代DRAM結構的伺服器產品，這引發了市場對三星電子和SK海力士技術競爭力的關注。此前，中國企業提出了要先於韓國企業實現該技術的商用化計劃。
然而，應用新技術的產品的釋出與實現穩定的規模化量產是兩碼事。即便改變單元結構以提升整合度，若要確保實際效能和成本競爭力，必須實現生產良率的穩定，並順利透過客戶的質量驗證。雖然CXMT的公告可以被視為技術追趕的訊號，但目前將其直接解讀為與韓國企業技術差距的縮小還為時尚早。
4F²，被稱為突破微縮化極限的替代方案？
CXMT執行長曹克為在10日於中國上海舉行的第四屆積體電路與芯粒（Chiplet）大會上表示，將於今年年底前推出採用4F²（4F-square）結構的伺服器專用DDR5記憶體模組（RDIMM）。RDIMM是用於資料中心伺服器的產品，要求具備高穩定性和相容性。這被解讀為此前專注於消費類記憶體的CXMT，正試圖將業務領域擴充套件至伺服器市場。
4F²是一項旨在縮小DRAM資料儲存單元面積的技術。如果將目前廣泛使用的6F²結構的單元面積縮小至4F²，從理論上講，面積可縮減約33%。現有的DRAM採用的是將構成單元的電晶體水平放置的結構。這意味著在相同大小的半導體中可以儲存更多資料，或者製造出同容量但體積更小的晶片。
這與縮小半導體電路線寬的微縮化工藝路徑不同，由於微縮化工藝越深入，提升整合度的難度就越大，因此該技術作為克服這一難題的替代方案備受矚目。
關鍵在於將電晶體放入狹小空間的方式。與現有的平面單元結構不同，4F²透過垂直放置電晶體來提高空間利用率。CXMT解釋稱，已透過自主研發的“垂直環繞柵極（VSG）”電晶體實現了這一目標。該結構透過柵極環繞垂直的溝道來控制電流流動並抑制漏電流。據公司說明，為此也重新設計了現有的製造工藝。
即便如此，單純縮小單元面積並不能保證產品競爭力。在狹小的空間內，必須精確控制電流並保持資料留存特性。只有在確認實際執行速度、功耗效率以及生產良率後，才能判斷該新技術的量產競爭力。
先於三星、SK商用，這真的可能嗎？
韓國企業也在開發4F²作為下一代DRAM技術。三星電子技術長（CTO）兼社長宋在赫在本月14日的半導體大戰（SEDEX 2026）現場被問及相關技術開發情況時回應稱：“是的，我們正在努力進行。”業界推測，三星電子正致力於將基於垂直溝道電晶體（VCT）的4F²結構應用於“D0a”製程。
SK海力士去年也公佈了在10奈米（nm）以下DRAM中應用4F²垂直柵極（VG）和晶圓鍵合（Wafer Bonding）的技術路線圖。
證券界估算，以量產時間為準，三星電子與CXMT在DRAM製程上的差距約為5至7年。KB證券指出，採用4F²結構產品的商業需求和市場尚未形成明確規模。分析認為，只有在驗證了效能、良率、成本競爭力、客戶認證以及大規模量產能力後，才能判斷其真正的市場競爭力。
如果CXMT能按計劃在今年年底釋出產品，其時間表將領先於預計在2028年前後實現商用化的三星電子。
CXMT稱，自2016年成立以來一直致力於研究4F²結構，並已公開了約300項相關專利組合。不過，公司並未公佈此次新產品的具體容量、處理速度、生產規模及客戶名單。要評估其實際量產時間和供應能力，仍需更多資訊。
縮小單元面積能降低成本嗎？
業界分析認為，由於美國對華出口管制導致難以獲得極紫外（EUV）光刻裝置，CXMT試圖透過改變單元結構來提升整合度。在微縮化受限的情況下，這是一種透過結構創新進行彌補的策略。據瞭解，CXMT一直以來透過在沒有EUV的情況下，重複多次光刻和圖形化處理的方式來實現電路。
問題在於製程難度和製造成本。若要精確實現垂直結構，工藝控制將變得複雜，初期良率可能會降低。重複圖形化的方式也會增加製程時間和成本。即使透過縮小單元面積提高了產量，如果不良率較高，也難以降低單晶片成本。儘管韓國企業也在開發相關技術，但分析認為，實際應用到量產時必須綜合考慮工藝經濟性和市場需求。
在CXMT公告發布後的13日，三星電子和SK海力士股價分別暴跌了7.39%和10.09%。市場反應如此敏感，是因為對技術本身的擔憂之外，還疊加了對追趕速度和產能的擔憂。
這被解讀為不僅是對技術追趕的警惕，還有中國企業供應擴大可能性的影響。預計到年底，CXMT的DRAM晶圓產能將增加至每月35萬片。據市場調研機構TrendForce資料，CXMT今年第二季度在全球DRAM市場的銷售額佔有率已升至9.5%，位居全球第四。今年7月在上海證交所上市也拓寬了資金籌集渠道。在外界對AI需求帶動的儲存行業繁榮能否持續存在疑問的情況下，來自中國的供應擴大可能性進一步凸顯了市場擔憂。
截至15日收盤，三星電子收報21萬韓元，SK海力士收報125.8萬韓元。